LEADING KOREANELECTROSTATIC CONTROL INDUSTRY

ESD STANDARDS

기술문의

기술문의

  • 기술 문의 게시판
  • 기술문의
PCB(보드류) 정전기 손상 전압

의정

안녕하세요. 정전기 관련하여 궁금한 것이 많은데 이런 협회가 있어서 감사드립니다.

질문 드립니다. 회신 주시면 많은 도움이 될 것 같습니다.


1. 일반적으로 보드류(PCB)가 손상을 받는 정전기 전압이 얼마인지요?

회사에서 정전기 발생을 규제하는 기준을 만드려 하는데 쉽지가 않습니다.

Human Body Model(인체대전모델)에서는 100V 이하로 규정하고 있는 것 같은데, 실제 중요한 것은

작업 시, 보드류에 손상이 되는 전압 range일 것 같아 문의 드립니다.


2. 회사에서 큰 전자제품을 만들고 있는데요, 바닥 전체에 제전타일을 시공하기는 어렵습니다. (건물은 접지되었으나, 바닥은 일반 페인트 시공됨)

따라서 제전기능이 있는 제전페인트를 고려 중인데, 제전페인트를 바른다고 하면,

정전기 발생을 방지하는 것에는 도움이 될 것 같은데요,

정전기 방전을 시킬 수는 없겠지요?


관리자

문의하신 사항에 대해서 다음과 같이 답변 드립니다.
1. 현재 표준화되고 반복성이 확인되는 ESD 표준으로서 소자 관련된 표준은 HBM과 CDM 두가지가 있습니다. 말씀하시는 수준 등과 관련된 정밀한 사항은 두 가지 표준 외에는 정해진 부분이 없습니다. PCB에서의 관리 수준은 HBM 모델과 상관관계가 없습니다. 굳이 비교를 한다면 HBM Level 100V 소자가 PCB 위에 실장된다면 PCB의 크기에 따라 달라질 수 있으나, 최근 발행하는 몇 가지 다른 표준에 기술된 내용을 확인해보면 민감도 수준이 10V에 달할 수 있기도 합니다. PCB는 면적이 소자보다 크기 때문에 정전용량(Capacitance)이 커져서 전압 수준은 이에 비해 낮아질 수있습니다.
2. 제전 페인트를 도포하는 경우, HBM 모델 및 일부 대차 이동시 발생하는 정전기 제어에 도움이 됩니다. 다만, CDM 관련 불량에는 제어에 한계가 있습니다.

2024년 03월 10일

닉네임

비밀번호

닉네임

비밀번호

닉네임

비밀번호

비밀번호 확인

비밀번호 확인이 필요합니다.

비밀번호